Circuito Integrado GAL16V8D-25LP es un arreglo lógico programable y borrable con un tiempo máximo de propagación de 3.5 ns, con tecnología CMOS de alto rendimiento con puerta flotante para proporcionar la velocidad más alta con un rendimiento disponible en el mercado PLD. Cuenta con tiempos de borrado de alta velocidad (100ms) que permite reprogramar los dispositivos de forma rápida y eficaz. La arquitectura genérica proporciona la máxima flexibilidad de diseño permitiendo que la lógica de salida Macrocell (OLMC) sea configurada por el usuario. Son capaces de emular cualquiera de las arquitecturas PAL con función / mapa fusible / compatibilidad paramétrica. Los circuitos de prueba únicos y las celdas reprogrammable permiten la CA completa, DC y pruebas funcionales durante la fabricación. Como resultado, Lattice
semiconductor ofrece 100% de programación de campo y función de todos los productos GAL. Además, 100 ciclos de borrado / escritura y se especifica la retención de datos de más de 20 años.
Lógica reconfigurable
Células reprogramable
Eliminación eléctrica de alta velocidad (<100ms)
Retención de datos de 20 años
Aplicaciones: Control DMA, control de máquina de estado, procesamiento de gráficos de alta velocidad, actualización de velocidad lógica estándar
Especificaciones
Voltaje de entrada mínimo: 0.8 V
Voltaje de entrada máximo: 2 V
Icc en dispositivo de bajo consumo: 75 mA
Icc en el cuarto dispositivo de energía: 45 mA
Retraso máximo de propagación: 3.5 ns
Frecuencia máxima: 250 MHz
Máximo de la entrada del reloj a la salida de los datos: 3.0 ns
Temperatura de operación mínima: -55°C
Temperatura de operación máxima: 125°C
Encapsulado DIP
20 pines
Valoraciones
No hay valoraciones aún.